共為您找到 職位
-
企
FPGA工程師
15-30萬 | 無錫市 | 本科 | 1年以下
發(fā)布于：2025-07-29 | 投遞后：10天內(nèi)反饋
職責(zé)描述：1.負(fù)責(zé)FPGA軟件需求分析、方案設(shè)計(jì)、編碼、仿真驗(yàn)證、調(diào)試、代碼優(yōu)化、維護(hù)等；2.負(fù)責(zé)FPGA設(shè)計(jì)及項(xiàng)目研制所需相關(guān)文檔編制、評(píng)審、修改和存檔3.完成相關(guān)算法的FPGA實(shí)現(xiàn)及優(yōu)化；4.配合團(tuán)隊(duì)成員完成產(chǎn)品聯(lián)調(diào)、實(shí)驗(yàn)、用戶對(duì)接及交付后維護(hù)。任職要求：1.計(jì)算機(jī)...
-
企
FPGA工程師（合肥）
17-25萬 | 合肥市 | 碩士 | 1年以下
發(fā)布于：2025-07-22 | 投遞后：10天內(nèi)反饋
崗位職責(zé)：1、負(fù)責(zé)FPGA選型；2、負(fù)責(zé)基于FPGA的控制及數(shù)據(jù)處理、傳輸?shù)姆桨冈O(shè)計(jì)、開發(fā)、調(diào)試和驗(yàn)證；3、負(fù)責(zé)FPGA開發(fā)技術(shù)路線的演進(jìn)控制；4、負(fù)責(zé)FPGA軟件的測(cè)試、發(fā)布和歸檔，參與對(duì)風(fēng)險(xiǎn)管理計(jì)劃的識(shí)別、分析、控制及實(shí)施。 崗位要求：1、碩士以上學(xué)歷，是電子/通信...
-
企
崗位職責(zé)：1. 根據(jù)需求完成FPGA的需求分析及方案論證2. 獨(dú)立完成基于VHDL/Verilog的FPGA設(shè)計(jì)；3. 負(fù)責(zé)FPGA程序的編寫、算法的設(shè)計(jì)仿真、FPGA調(diào)試；4. 負(fù)責(zé)FPGA的調(diào)試，分析并解決技術(shù)問題；5. 完成所負(fù)責(zé)產(chǎn)品的設(shè)計(jì)文檔和測(cè)試文檔等的編寫任...
-
企
fpga開發(fā)工程師
15-25萬 | 上海市 | 本科 | 無經(jīng)驗(yàn)
發(fā)布于：2025-07-22 | 投遞后：10天內(nèi)反饋
崗位職責(zé):1、 參與硬件架構(gòu)設(shè)計(jì)、硬件調(diào)試和系統(tǒng)集成工作2、 FPGA功能模塊規(guī)劃、優(yōu)化及RTL級(jí)代碼設(shè)計(jì)、綜合、仿真、時(shí)序分析、時(shí)序閉合等3、 根據(jù)產(chǎn)品、項(xiàng)目詳細(xì)設(shè)計(jì)需求，完成符合功能和性能要求的FPGA設(shè)計(jì)、開發(fā)和驗(yàn)證等工作4、 在FPGA上編寫實(shí)現(xiàn)伺服驅(qū)動(dòng)器電流環(huán)...
-
企
FPGA開發(fā)工程師
9-15萬 | 鄭州市 | 本科 | 無經(jīng)驗(yàn)
發(fā)布于：2025-07-22 | 投遞后：10天內(nèi)反饋
1、熟悉電力電子產(chǎn)品的功率拓?fù)浜涂刂扑惴?，熟悉FPGA/CPLD相關(guān)設(shè)計(jì)與開發(fā)；2、至少使用過2款或更多不同廠商的FPGA/CPLD芯片型號(hào)，掌握各型號(hào)之間的代換方案；3、了解功率拓?fù)浞抡妗⒛苁褂肕ATLAB/Simu****等進(jìn)行建模分析；4、開發(fā)過以功率變換為核心功...
-
企
職責(zé)描述：1.負(fù)責(zé)FPGA解決方案設(shè)計(jì)；2.進(jìn)行模塊設(shè)計(jì)、代碼編寫、仿真、測(cè)試、維護(hù)等工作；3.進(jìn)行算法移植、仿真驗(yàn)證等工作；4.分析并解決開發(fā)過程中的問題，優(yōu)化FPGA資源及時(shí)序，提高系統(tǒng)性能；5.配合嵌入式軟件、硬件設(shè)計(jì)人員進(jìn)行板級(jí)調(diào)試以及系統(tǒng)聯(lián)調(diào)工作；6.負(fù)責(zé)技術(shù)...
-
企
高級(jí)FPGA工程師
8-12萬 | 武漢市 | 本科 | 無經(jīng)驗(yàn)
發(fā)布于：2025-07-03 | 投遞后：10天內(nèi)反饋
崗位職責(zé)：1、負(fù)責(zé)基于FPGA的硬件設(shè)計(jì)與開發(fā)；2、參與FPGA系統(tǒng)架構(gòu)的設(shè)計(jì)及優(yōu)化；3、編寫并維護(hù)相關(guān)技術(shù)文檔，確保設(shè)計(jì)的清晰和可追溯性；4、與其他團(tuán)隊(duì)成員緊密合作，解決項(xiàng)目中遇到的技術(shù)難題。崗位要求：1、本科及以上學(xué)歷，電子工程、計(jì)算機(jī)科學(xué)或相關(guān)專業(yè)背景；2、擁有1...
-
企
資深FPGA工程師
30-40萬 | 深圳市 | 本科 | 無經(jīng)驗(yàn)
發(fā)布于：2025-07-02 | 投遞后：10天內(nèi)反饋
職責(zé)描述:1、負(fù)責(zé)部門產(chǎn)品的FPGA研發(fā)工作，包括需求分析，總體設(shè)計(jì)，方案選型與詳細(xì)設(shè)計(jì)，核心功能邏輯編碼設(shè)計(jì)、驗(yàn)證、仿真工作，以及FPGA調(diào)試、測(cè)試、系統(tǒng)聯(lián)調(diào)、集成測(cè)試、交付及維護(hù)等；2、負(fù)責(zé)邏輯功能&性能定義、設(shè)計(jì)方案、邏輯代碼、時(shí)序約束、測(cè)試用例等設(shè)計(jì)文檔的...
-
企
FPGA測(cè)試工程師
7-12萬 | 成都市 | 本科 | 無經(jīng)驗(yàn)
發(fā)布于：2025-06-27 | 投遞后：10天內(nèi)反饋
崗位職責(zé)：1.負(fù)責(zé)FPGA項(xiàng)目測(cè)試工作，包括需求分析、制定測(cè)試計(jì)劃、編寫測(cè)試用例、執(zhí)行測(cè)試用例等；2.搭建FPGA測(cè)試環(huán)境，編制測(cè)試腳本，完成設(shè)計(jì)檢查、仿真驗(yàn)證、時(shí)序分析、實(shí)物測(cè)試等工作；3.完成測(cè)試相關(guān)文檔編寫，包括測(cè)試需求、測(cè)試計(jì)劃、測(cè)試說明、測(cè)試報(bào)告等。任職要求：...
-
企
嵌入式FPGA工程師
10-20萬 | 沈陽市 | 本科 | 1年以下
發(fā)布于：2025-06-25 | 投遞后：10天內(nèi)反饋
崗位職責(zé)：1、負(fù)責(zé)高速、低速數(shù)據(jù)采集與處理、數(shù)據(jù)接口轉(zhuǎn)換相關(guān)產(chǎn)品的FPGA系統(tǒng)設(shè)計(jì)、實(shí)現(xiàn)及維護(hù)；2、參與產(chǎn)品系統(tǒng)級(jí)方案設(shè)計(jì)，負(fù)責(zé)溝通項(xiàng)目及產(chǎn)品需求并將對(duì)應(yīng)子系統(tǒng)轉(zhuǎn)換為FPGA實(shí)現(xiàn)；3、負(fù)責(zé)FPGA子系統(tǒng)設(shè)計(jì)文檔編寫，代碼實(shí)現(xiàn)、仿真分析及上板調(diào)試；4、與項(xiàng)目其他子系統(tǒng)密切...
-
企
崗位職責(zé)：1.負(fù)責(zé)5G基站產(chǎn)品中的FPGA方案設(shè)計(jì)、邏輯開發(fā)與仿真驗(yàn)證，包括系統(tǒng)架構(gòu)設(shè)計(jì)、模塊劃分、代碼編寫、調(diào)試與測(cè)試。2.依據(jù)系統(tǒng)需求，完成FPGA方案評(píng)估、實(shí)現(xiàn)方案論證、資源評(píng)估及設(shè)計(jì)實(shí)現(xiàn)；3.使用VHDL/Verilog/SystemVerilog等硬件描述語言...
-
企
崗位職責(zé)1、根據(jù)數(shù)字芯片設(shè)計(jì)項(xiàng)目定義，選則合適的FPGA開發(fā)板，進(jìn)行數(shù)字功能FPGA驗(yàn)證；2、負(fù)責(zé)項(xiàng)目數(shù)字電路各個(gè)模塊RTL到FPGA驗(yàn)證平臺(tái)移植，下載到FPGA DEMO板功能驗(yàn)證，； 3、通過MIPI,HDMI 類圖像傳輸接口，在FPGA開發(fā)板實(shí)現(xiàn)圖像等數(shù)據(jù)...
-
企
FPGA工程師
15-25萬 | 成都市 | 本科 | 無經(jīng)驗(yàn)
發(fā)布于：2025-06-16 | 投遞后：10天內(nèi)反饋
崗位職責(zé)：1.根據(jù)DO-254要求，建立公司FPGA研制控制程序；2.協(xié)助進(jìn)行產(chǎn)品前期概念開發(fā)，向需求方提供技術(shù)方案；3.組織各項(xiàng)開發(fā)活動(dòng)實(shí)施；4.與構(gòu)型管理工程師一起組織基線標(biāo)記、進(jìn)行軟件發(fā)布；5.配合系統(tǒng)工程師進(jìn)行系統(tǒng)功能驗(yàn)證測(cè)試；6.配合局方進(jìn)行目擊試驗(yàn)及符合性審...
-
企
FPGA工程師
10-20萬 | 成都市 | 本科 | 無經(jīng)驗(yàn)
發(fā)布于：2025-06-13 | 投遞后：10天內(nèi)反饋
崗位職責(zé)：1.根據(jù)DO-254要求，建立公司FPGA研制控制程序；2.協(xié)助進(jìn)行產(chǎn)品前期概念開發(fā)，向需求方提供技術(shù)方案；3.組織各項(xiàng)開發(fā)活動(dòng)實(shí)施；4.與構(gòu)型管理工程師一起組織基線標(biāo)記、進(jìn)行軟件發(fā)布；5.配合系統(tǒng)工程師進(jìn)行系統(tǒng)功能驗(yàn)證測(cè)試；6.配合局方進(jìn)行目擊試驗(yàn)及符合性審...
-
企
FPGA工程師
15-30萬 | 西安市 | 碩士 | 無經(jīng)驗(yàn)
發(fā)布于：2025-06-12 | 投遞后：10天內(nèi)反饋
學(xué)歷背景：通常要求計(jì)算機(jī)工程、電子工程或相關(guān)專業(yè)的學(xué)士或以上學(xué)位。FPGA設(shè)計(jì)經(jīng)驗(yàn)：需要具備至少2年以上的FPGA設(shè)計(jì)和開發(fā)經(jīng)驗(yàn)，熟悉FPGA設(shè)計(jì)流程和工具鏈。FPGA開發(fā)工具：熟練掌握主流的FPGA開發(fā)工具，如Xilinx Vivado或****a Quartus等，...
-
企
fpga工程師
15-22萬 | 成都市 | 本科 | 1年以下
發(fā)布于：2025-06-10 | 投遞后：10天內(nèi)反饋
【崗位職責(zé)】1 負(fù)責(zé)FPGA邏輯設(shè)計(jì)、代碼編寫、仿真調(diào)試2 與軟硬件工程師充分溝通，實(shí)現(xiàn)相關(guān)核心算法【要求】1 電子、微電子、通信、計(jì)算機(jī) 等相關(guān)專業(yè)本科以上學(xué)歷，或2年以上工作經(jīng)驗(yàn)；2 精通數(shù)字電路原理與計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)；3 熟練掌握Verilog/VHDL語言4 熟練...
-
企
職責(zé)描述：該候選人將成為英特爾中國聯(lián)合研究院創(chuàng)新的RISCV CPU開發(fā)團(tuán)隊(duì)的一員，該團(tuán)隊(duì)基于RISCV建立領(lǐng)先的處理器系統(tǒng)解決方案。將負(fù)責(zé)大規(guī)模分布式FPGA系統(tǒng)設(shè)計(jì)，開發(fā)調(diào)試以及芯片IP功能驗(yàn)證。?任職要求1.2年以上的實(shí)踐經(jīng)驗(yàn)，熟練掌握EDA FPGA綜合、調(diào)試和...
-
企
職責(zé)描述：1、負(fù)責(zé)項(xiàng)目和產(chǎn)品的FPGA邏輯開發(fā)及軟硬件聯(lián)調(diào)工作；2、負(fù)責(zé)項(xiàng)目和產(chǎn)品FPGA邏輯架構(gòu)的設(shè)計(jì)工作；3、提出解決方案和組織算法研發(fā)工作的實(shí)施策略；4、負(fù)責(zé)項(xiàng)目和產(chǎn)品與邏輯相關(guān)的驅(qū)動(dòng)流程文檔的編寫工作；5、同軟、硬件設(shè)計(jì)人員一起完成相關(guān)方面項(xiàng)目規(guī)劃。6、維護(hù)以往...
-
企
FPGA工程師
10-20萬 | 西安市 | 本科 | 無經(jīng)驗(yàn)
發(fā)布于：2025-02-26 | 投遞后：10天內(nèi)反饋
崗位職責(zé)：1、FPGA硬件電路設(shè)計(jì)、器件選型、邏輯時(shí)序開發(fā)、前仿、后仿、時(shí)序約束等工作（包括子模塊的架構(gòu)設(shè)計(jì)、編碼、調(diào)試）；3、要求熟練使用Verilog/VHDL編碼，具有獨(dú)立FPGA編碼、仿真、調(diào)試能力；4、能夠獨(dú)立承擔(dān)項(xiàng)目，有良好的文檔編寫習(xí)慣。5、具有一定硬件基...
-
企
FPGA
15-45萬 | 西安市 | 本科 | 1年以下
發(fā)布于：2025-02-26 | 投遞后：10天內(nèi)反饋
崗位職責(zé)：1、FPGA硬件電路設(shè)計(jì)、器件選型、邏輯時(shí)序開發(fā)、前仿、后仿、時(shí)序約束等工作（包括子模塊的架構(gòu)設(shè)計(jì)、編碼、調(diào)試）；3、要求熟練使用Verilog/VHDL編碼，具有獨(dú)立FPGA編碼、仿真、調(diào)試能力；4、能夠獨(dú)立承擔(dān)項(xiàng)目，有良好的文檔編寫習(xí)慣。5、具有一定硬件基...
