崗位職責(zé)：1.負(fù)責(zé)芯片產(chǎn)品的質(zhì)量與可靠性測試方案設(shè)計(jì)、實(shí)施及優(yōu)化，包括HTOL、ESD、Latch-up等關(guān)鍵測試；負(fù)責(zé)可靠性測試的執(zhí)行，包括高溫工作壽命（HTOL）測試板的設(shè)計(jì)評審、測試模式開發(fā)、驗(yàn)證與調(diào)試；2.協(xié)調(diào)可靠性故障的調(diào)試與失效分析，找出故障根本原因并采取糾正措施，以提升器件性能；3.制定并執(zhí)行可靠性實(shí)驗(yàn)，分析結(jié)果，輸出可靠性報(bào)告，并將其納入可靠性模型，為設(shè)計(jì)改進(jìn)和量產(chǎn)決策提供依據(jù)；4.針對多種產(chǎn)品場景進(jìn)行可靠性風(fēng)險(xiǎn)評估，包括但不限于使用條件、新產(chǎn)品特性、性能提升等方面；5.規(guī)劃產(chǎn)品量產(chǎn)階段的持續(xù)可靠性測試（ORT）及老化測試；針對工藝變更的器件，制定資質(zhì)認(rèn)證和可靠性測試的實(shí)驗(yàn)設(shè)計(jì)（DOE）； 6.協(xié)同設(shè)計(jì)、生產(chǎn)、測試團(tuán)隊(duì)，制定芯片質(zhì)量管控標(biāo)準(zhǔn)與流程； 7.跟蹤行業(yè)標(biāo)準(zhǔn)（如AEC-Q100），推動(dòng)公司可靠性體系認(rèn)證； 8.協(xié)助在公司內(nèi)部及與終端客戶發(fā)布資質(zhì)報(bào)告及所有相關(guān)文件；9.與TE、RD及其他內(nèi)部團(tuán)隊(duì)協(xié)調(diào)合作，共同識別并解決影響資質(zhì)認(rèn)證關(guān)鍵節(jié)點(diǎn)的可靠性障礙，在產(chǎn)品的各個(gè)階段嚴(yán)格把控質(zhì)量，以達(dá)到超越客戶的期望。 任職要求：1.本科以上學(xué)歷，電氣工程，材料科學(xué)，物理學(xué)等相關(guān)專業(yè)；2.具有5年以上在集成電路設(shè)計(jì)公司從事可靠性相關(guān)工作的經(jīng)驗(yàn)；3.具備ELFR、HTOL、ESD、Latch-up、precon、UHAST、HAST或THB、TC、HTS等可靠性測試及統(tǒng)計(jì)分析的經(jīng)驗(yàn)；4.熟悉失效分析技術(shù)，包括OBIRCH、InGaAs、SEM、FIB、SAT、3D-xray and curve tracing等；5.精通JEDEC、AEC-Q100等可靠性測試標(biāo)準(zhǔn)，熟練操作IV/CV、Prober、EMMI等設(shè)備； 6.掌握失效分析工具（如FIB、SEM、EDX）及數(shù)據(jù)分析工具（JMP/Minitab）； 7.對硅電路設(shè)計(jì)和BGA封裝可靠性風(fēng)險(xiǎn)機(jī)制有深入理解；8.具備代工廠技術(shù)專長，以及針對采用先進(jìn)5-7 nm工藝和具備多芯片 /2.5D/3D 晶圓級封裝結(jié)構(gòu)的創(chuàng)新產(chǎn)品進(jìn)行可靠性建模能力者優(yōu)先；9.溝通能力強(qiáng)，具備上進(jìn)心和團(tuán)隊(duì)合作精神，以及具備技術(shù)分析解決的能力。

沐曦集成電路（上海）有限公司，于2020年9月成立于上海，并在北京、南京、成都、杭州、深圳、武漢和長沙等地建立了全資子公司暨研發(fā)中心。沐曦?fù)碛屑夹g(shù)完備、設(shè)計(jì)和產(chǎn)業(yè)化經(jīng)驗(yàn)豐富的團(tuán)隊(duì)，核心成員平均擁有近20年高性能GPU產(chǎn)品端到端研發(fā)經(jīng)驗(yàn)，曾主導(dǎo)過十多款世界主流高性能GPU產(chǎn)品研發(fā)及量產(chǎn)，包括GPU架構(gòu)定義、GPU IP設(shè)計(jì)、GPU SoC設(shè)計(jì)及GPU系統(tǒng)解決方案的量產(chǎn)交付全流程。沐曦致力于為異構(gòu)計(jì)算提供全棧GPU芯片及解決方案，可廣泛應(yīng)用于人工智能、智慧城市、數(shù)據(jù)中心、云計(jì)算、自動(dòng)駕駛、數(shù)字孿生、元宇宙等前沿領(lǐng)域，為數(shù)字經(jīng)濟(jì)發(fā)展提供強(qiáng)大的算力支撐。